⑲ 日本国特許庁(JP)

10 特許出額公開

⑩ 公 開 特 許 公 報 (A)

昭64-22185

@Int.Cl.

識別記号

厅内整理番号

母公開 昭和64年(1989)1月25日

H 04 N 7/13

Z-8725-5C

審査請求 未請求 発明の数 1 (全10頁)

画像信号の高能率符号化装置

> ②特 頤 昭62-178375 ❷出 昭62(1987)7月17日

母発 明 哲二郎 ソニー株式会社 ①出 頭

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号

砂代 理 弁理士 杉浦 正知

1.発明の名称 26%

画像信号の高能率符号化装置

2.特許透求の新聞

時間的又は空間的な配列を有する複数の画案中 で規則的に位置する第1の画素以外の第2の画案 に関して、上記第2の茜素の夫々の周辺の複数の 上記第1又は第2の西素を使用して補間の予測を 行う手段と、

上記補間により、得られたデータと上記第2の 西紫の原データとの間の予御娯瓷を検出し、上記 予測誤遊の大きさに応じて勧御コードを発生する 手段と、

上記第1の画素のデータを伝送すると共に、上 記制御コードに応じて上記第2の画業の原データ の伝送/間引きを行い、伝送データを形成する手

を備えた高能率符号化装置において、

予め処理単位の全画業に関して、上記予測誤差 の形成を行う手段と、

上紀処理単位毎に、形成された上記予選誤差の 絶対値の度数の集計を行う手段と、

上記度数の集計衷を用いて、出力データが要求 されるレート以下になるように、上記制御コード を発生するためのしきい値を決定する手段と

を望えたことを特徴とする画像信号の高能率符

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、テレビジョン信号等の画像信号の 高能率符号化装置、特に、サブサンプリングを用 いるもののバッファリング処理に関する。

(発明の概要)

この発明では、時間的又は空間的な配列を有す る複数の画素中で規則的に位置する第1の画素以 外の第2の西常に関して、第2の西素の夫々の周 辺の複数の第1又は第2の西素を使用して補間の 予測を行う手段と、補間により、得られたデータ と第2の画素の原データとの間の予測誤差を検出

し、予測損差の大きさに応じて制御コードを発生 する手段と、第1の画業のデータを伝送すると共 に、制御コードに応じて上記第2の画景の原デー タの伝送/間引きを行い、伝送データを形成する 手段とを備えた高能率符号化装置において、

〔従来の技術〕

ディジタルビデオ信号を伝送する場合に、伝送するデータ量を元のデータ量に比して圧縮する間引き、サンプリングによって面繁を間引き、サンプリングの一つとして、画像のでいる。サブサンプリングの一つとして、画像のデータが光に間引かれ、サブサンプリング点の位と、補間の時に使用するサブサンプリング点の位置を、が1000年に使用するサブサンプリング点の位置をいる。ディジタルビデオ信号の1 画業データが8 ピットの場合、フラグの2 ピットを加えると、1 画業当りが5 ピットとなり、圧縮率が (5/8)となる。

この従来のサブサンブリングは、サブサンブリングのパターンが常に同じであるので、画像中で 物体の輪郭のような部分では、復元画質の劣化が 目立つ問題があった。特に、サブサンプリングの レートを火より高くすると、画質の劣化が著しい 欠点があった。

本願出願人は、上述の問題点を解決するために、。

特顧昭61-110098 号羽和書に記載されているように、1 牧の護像を多数の 2 次元プロックに値を多数の 2 次元プロックを放けているがし、のブロック内の複数の 3 次元プロックの複数の 3 次元プロックのでは、グロックのの関連を表すした。 アータングに 2 次子 でいる 3 次子 でいる 4 次子 でいる 5 次子 で

上述のように、ダイナミックレンジに応じてサプサンプリングの周期を選択的に切り替える高能率符号化装置は、ブロックの単位でサブサンプリングの周期が設定されるので、ブロックの単位で復元画像の西質の良否が発生し、ブロックの歪が

目立つ欠点があった。また、サブサンプリングの 周期として選択できる種類は、限界があり、画像 の特徴に対する適応性が不充分であった。

これらの問題点を解決するものとして、本願出願人は、特願昭62-85210号明細書に示されるように、規則的に位置する基本画景は、必ず伝送し、基本画景の周囲の画景に関して、補間の予測を行い、補間の予測を行い、補間の予測を行い、補間の予測を行い、補間の予測を行い、補間の予測を存れて応じて伝送/間引きを制御する高能率符号化装置を提案している。この高能率では、ブロック単位の劣化が生ぜず、また、置に依れば、ブロック単位の劣化が生ぜず、また、画像の特徴に適応した任意のサブサンブリングのパターンを形成でき、良好な復元画像が得られる。

(発明が解決しようとする問題点)

上述の本願出願人の提案に係る高能率符号化装置は、可変密度サブサンプリングを行うために、 西像の内容に応じて出力データのレートが変動する。ディジタルVTRでは、編集の容易さ等の理由により、1トラックに記録されるデータの最が

特開昭64-22185(3)

一定であることが必要である。

従来のパッファリングの処理の典型は、大容量のバッファメモリを設け、このパッファメモリから一定レートの出力データを得るものであった。 しかし、パッファメモリを使用する場合には、ハードウエァの規模が大きくなる問題があり、メモリの容量を大きくしないと、オーバーフロー或いはアンダーフローが生じる問題があった。

従って、この発明の目的は、可変密度サブサンプリングにおいて、バッファメモリを使用せずに、出力データとして、一定レートのものを得ることができる画像信号の高能率符号化装置を提供することにある。

[問題点を解決するための手段]

この発明では、時間的又は空間的な配列を有する複数の画素中で規則的に位置する第1の画素以外の第2の画素に関して、第2の画素の夫々の周辺の複数の第1又は第2の画素を使用して補間の予測を行う回路と、補間により得られたデータと

第2の画業の原データとの間の予測誤差を検出し、 予測誤差の大きさに応じて制御コードを発生する 回路と、第1の画業のデータを伝送すると共に、 制御コードに応じて第2の画業の原データの伝送 / 間引きを行い、伝送データを形成するようにし た高能率符号化装置において、

予め処理単位の全画素に関して、予測概差の形成を行う回路と、処理単位毎に、形成された予測 誤差の絶対値の度収の集計を行う回路と、度数の集計表を用いて、出力データが要求されるレート以下になるように、割御コードを発生するためのしきい値を決定する回路とが僻えられている。

(作用)

一例として、ディジタルビデオ信号の(4×4) 画素毎に位置する第1の画素は、間引かれずに必ず伝送される。この第1の画素以外の第2の画素は、サブサンプリングによって間引かれるか又はそのまま伝送される。この判断は、受信側で間引かれた画素を周辺画業により補間した場合に、

上述のしきい値を大きくすれば、間引かれる履索が多くなり、出力データのレートが下がる。一方、しきい値を小さくすれば、間引かれる画素が少なくなり、出力データのレートが上がる。従って、しきい値の大きさの制御により、パッファリング処理が可能となる。

具体的には、適切なしきい値を決定するために、 予め、1フィールド、1フレーム、複数フレーム

特開昭64-22185(4)

抑えることができる。

(実施例)

以下、この発明の一実施例について図面を参照 して説明する。この説明は、下記の順序に従って なされる。

- a. 一実筋例の全体の構成
- b. サブサンプリングエンコーダ
- c. サブサンプリングデコーダ
- d. しきい値決定回路
- e. 変形例

a. 一実施例の全体の構成

第1図は、この発明の一実施例の全体の構成を示し、101で示す入力端子には、例えばディジタルビデオ信号が供給される。このディジタルビデオ信号は、例えば13.5 (MHL)のサンプリング周波数で、1画常の量子化ビット数が8ビットのものである。

入力ディジタルビデオ信号は、サブサンブリン

グエンコーダ102及びフィールド選延回路103に供給される。この実施例は、バッファリングの処理単位が1フィールドとされている。サブサンプリングエンコーダ102は、権間の予測誤差とがしまい値決定回路104に供給される。しきい値決定回路104は、間引かれる画案数が要求される間引き画案数を超え、従って、目標とするレートを出力データが超えないようなしきい値THを発生する。

フィールド遅延回路103を介されたディジタルビデオ信号がサブサンブリングエンコーダ105に供給され、可変密度サブサンブリングの処理を受ける。このサブサンブリングエンコーダ105の出力端子28に出力データが得られると共に、出力端子28に制御データが得られる。

b. サブサンアリングエンコーダ

第2図を参照して、上述のサブサンアリングエンコーダ105について説明する。第2図において、1で示す入力帽子にディジタルビデオ信号が

フィールド遅延回路103から供給される。入力 嫡子1には、しDで示されるライン遅延回路2、 3、4、5の縦統接続が接続される。また、人力 端子1に対してSDで示されるサンプル遅延回路 6及び?が直列に接続され、ライン遅延回路2の 出力側にサンプル遅延回路8及び9が直列に接続 され、ライン遅延回路3の出力側にサンプル遅延 回路10、11、12及び13が直列に接続され、 ライン遅延回路 4 の出力側にサンプル遅延回路 1 4及び15が直列に接続され、ライン遅低回路5 の出力側にサンプル遅延回路16及び17が直列: に接続される。これらのライン遅延回路2、3、 4、5は、1水平期間の遅延量を夫々持ち、サン プル遅延回路6、7、8、・・・・、17は、 1サンプリング期間の遅延量を夫々有する。ライ ン遅延回路2~5及びサンプル遅延回路6~17 により、テレビジョン画像の所定の2次元領域に 含まれる複数画業のデータが同時に取り出される。

第3図を参照してこの実施例によるサプサンプ リングについて説明する。第3図は、入力ディジ

①△で表される画景:上下のラインに夫々位置する西常データの平均値と比較される。

例えば、面柔 a 2 は、平均値(½(a 1 + a 3))と比較される。

②●で表される画系:上下の2ライン離れたラインに夫々位置する画素の平均値と比較される。

特開昭64-22185(5)

例えば画業a3は、平均値(%(a1+a5))と比較される。

③□で設される極素:左右の2 画素離れて位置する 画素の平均値と比較される。

例えば画素に3は、平均値 [%(a3+e3)]と比較される。

④×で表される函素:左右に隣接する画素の平均値と比較される。

例えば画景 b 2 は、平均値(%(a 2 + c 2))と比較される。

第2図におけるサンプル遅延回路11の出力傾が注目画素であって、このサンプル遅延回路11の出力データがセレクタ18及び19の第5の人力端子と波算回路23とゲート回路27とに供給される。セレクタ18及び19は、第1~第5の5個の入力端子を持ち、サンプリングクロックと同期する端子20からの選択信号によって、これらの5個の入力端子に共々供給されている入力データを出力端子に選択的に出力する。

セレクタし8の第しの入力端子には、サンブル

遅延回路7の出力データが供給され、セレクタ1 9 の第 1 の入力端子には、サンプル遅延回路 1 7 の出力データが供給される。従って、往目衝素が △で表される面素の場合に、セレクタ18及び1 9の夫々の第1の入力端子に供給される入力デー タが選択される。セレクタ18及び19の第2の 入力嫡子には、サンプル遅延回路9及び15の出 カデータが夫々供給される。従って、注目画素が ●で表される画素の場合に、セレクタ18及び1 9 の夫々の第2 の入力端子に供給される入力デー タが選択される。セレクタ18及び19の第3の 入力端子には、ライン選延国路3及びサンプル選 延回路13の出力データが夫々供給される。従っ て、往目画素が口で表される画素の場合に、セレ クタ18及び19の夫々の第3の入力端子に供給 される入力データが選択される。セレクタ18及 び19の第4の入力端子には、サンプル遅延回路 10及び12の出力データが夫々供給される。従 って、注目画紫が×で妻される画紫の場合に、セ レクタ18及び19の夫々の第4の入力端子に供

給される入力データが選択される。セレクタ18 及び19の第5の入力端子には、サンプル遅延回路11の出力データ(注目画素)が供給され、従って、注目画素が〇で表される基本画素の場合に、セレクタ18及び19の両者が基本画素を選択する。

セレクタ18及び19の出力データが加算回路 21に供給され、加算回路21の出力信号が必倍 回路22に供給される。従って、火倍回路21からは、セレクタ18及び19によって乗へ選択された2個の商素データの平均値データが発生する。 この平均値データとサンプル遅延回路11からの 注目画番のデータとが減算回路23に供給され、 液質回路23からの差データが絶対値化回路24 において絶対値に変換される。この絶対値化回路 24の出力データが比較回路25に供給され、端子26からのしまい値と比較される。

絶対値化回路24の出力データは、前述のように、2両素の画素の平均値で拷問を行った時に発生する予測娯差をを表している。この予測娯差を

がしきい値TH以下の場合には、その画素を間引 いても良いことを意味するので、比較回路25か らの制御データ(1ピット)が"1"とされる。 一方、予朔県差∊がしきい値でHを超える場合に は、受信側で補間が良好にできないことを意味す るので、比較回路25からの制御データが"0° とされる。この制御データによって、ゲート回路 27のオン/オフが制御される。制御データが "0"の時には、ゲート回路27がオンして原函 素データが出力端子28に取り出され、制御デー タが"l"の時には、ゲート回路27がオフして 原画索データが出力端子28に取り出されない。 また、朝御データは、出力端子29に取り出され、 サブサンプリングされたビデオデータと共に伝送 される。即ち、サブサンプリングエンコーダの出 力嫡子28、29には、フレーム化回路(図示せ ず)が接続され、このフレーム化回路において、 西紫データ及び制御データが合成され、伝送され る函素データの場合では、1酉素当りで9ピット のデータが伝送され、間引かれる画素データの場

持開昭64-22185(6)

合では、1両素当りで1ピットの制御データのみ が伝送される。

上述のように、サブサンプリングは、1 画素短に予測誤差 c が大きいか否かに応じてなされる。即ち、ブロック単位ではなく、 扱小単位である画業毎に適応的に伝送/間引きが制御される。また、予測誤差 c を求めて間引きを行うかどうかを判定する時に、 捕聞データを用いずに、 実データを用いているので、 繰り返し処理が避けられ、実時間処理が可能である。

サブサンプリングエンコーダ105は、第2回に示す構成と同一の構成とされている。一方、サブサンブリングエンコーダ102は、第2回における絶対値化回路24からの予測誤差εを得るために設けられているので、比較回路25及びゲート回路27を必要としない。

c. サプサンアリングデコーダ、

第4図は、受信側(VTR等の場合には、再生 側)に設けられるサブランプリングデコーダを示 す。第4図において、31で示す入力電子に受信 されたディジタルビデオ信号が供給され、32で 示す入力端子に受信データと同期しているサンプ リングクロックが供給される。

入力端子31には、ライン遅延回路33、34、 35、36が直列に接続される。入力端子31及 びライン遅延回路33~36の夫々の出力側には、 直列→並列変換回路41、42、43、44、4 5 が夫々接続される。これらの直列→並列変換回 路41~45には、サンプリングクロックによっ て、異なるラインの夫々の受信データが順次取り 込まれ%分周回路37の出力信号によって、4個 の西索データがラッチされ、また、次の画案デー タが入力された時点で5個の画素データが並列的 に発生する。従って、あるタイミングにおいては、 第3図に示される画素が直列→並列変換回路41 ~45の夫々から出力される。例えば、ライン遅 延回路36から (al、bl、cl、dl) の4 個の画素データが直列→並列変換回路 4 5 にラッ チされ、次の西素データelと合わせた5個の画 素データが同時に直列→並列変換回路 4 5 から発

生する。

直列→並列変換回路 4 1 ~ 4 5 の由力電子の中で、 2 5 ~ e 5 と e 1 ~ e 4 とは、相間のために用いられる周辺の画案データであって、これもの画案を除く(4 × 4 ~ 1 6)個の画案が傾回の対象とされる。 5 1、5 2、5 3・・・・6 8、6 9 は、夫々補間回路を示し、互いに同一の構成を有している。第 5 図は、補間回路 5 1 の線成を具体的に示す。

補間回路51は、入力端子91、92及び93と出力端子94とを有し、入力端子91に対して、 被助の対象とされる画素データに5(1ビットの 制御データ合む)が供給され、人力端子92及び 93には、補間に必要な四辺の画素データを5及 で a 5が供給される。入力端子92及び93かなの の西素データが加算回路95に供給され、加算 路95の出力信号が光倍回路96に供給間における この光倍回路96の出力信号がセレクタ97に供

給される。

セレクタ97は、入力端子92からの西素データに含まれている1ピットの制御データにより制御され、制御データが"1" (間引き)の場合には、セレクタ97が光倍回路96の出力信号を選択し、制御データが"0" (伝送)の場合には、セレクタ97が入力端子91からの西景データを選択する。セレクタ97の出力信号が出力端子94に得られる。

原函業データが間引き画業の時に、補間回路 5 1 ~ 6 9 の夫々から得られる補間値は、下記に示されるものである。

補間回路51:c5→%(a5+e5)

補間回路52:e4→½(e3+e5)

補間國路53:c4→%(c3+c5)

循閉回路54:a4→%(a3+a5)

機関回路55:d4→½(c4+e4)

補間回路56:b4→½(a4+c4)

補間回路57:e3→%(ei+e5)

指間回路58:a3→½(a1+a5)

特開昭64-22185(7)

補間回路 5 9 : c 3 → ½ (a 3 + e 3)
補間回路 6 0 : d 3 → ½ (c 3 + e 3)
補間回路 6 1 : b 3 → ½ (a 3 + c 3)
補間回路 6 2 : e 2 → ½ (e 1 + e 3)
補間回路 6 3 : c 2 → ½ (c 1 + c 3)
補間回路 6 4 : a 2 → ½ (a 1 + a 3)
補間回路 6 5 : d 2 → ½ (a 1 + a 3)
補間回路 6 6 : b 2 → ½ (a 2 + c 2)
補間回路 6 7 : c 1 → ½ (a 1 + e 1)
補間回路 6 8 : d 1 → ½ (c 1 + e 1)
補間回路 6 9 : b 1 → ½ (a 1 + c 1)

上述の補間回路51~69からの出力信号の中で、(4×4)の範囲に含まれる16個の西索データが 同一ライン内の4 西索 毎に並列→直列変換回路71、72、73、74に失々供給される。これらの並列→直列変換回路71~74には、火分周回路37の出力信号によって、補間後の4個の西索データが夫々ラッチされる。また、並列→直列変換回路71~74からは、嫡子32からのサンプリングクロックに同期して直列の復元デー

タが出力される。なお、第4図中で記入された画業データは、光分周回路37からの次のクロックが発生する時点では、勿論、異なったものとなる。即ち、直列→並列変換回路41~45の夫々の画業データa1、a2、a3、a4、a5は、画素データe1、e2、e3、e4、e5によって置き代えられる。

並列→直列変換回路71からの復元データがライン選延回路75に供給され、ライン選延回路75に供給され、ライン選延回路70の出力データと並列→直列変換回路72かもレクタ76の出力データがライン選延回路77を出力データがものの出力データがライン選延回路79に供給される。セレクタ78の出力データが第78に供給される。セレクタ78の出力データが開発され、ラの出力データと並列→直列変換回路79に供給される。のライン選延回路75、779とセレク76、78、80は、復元データの複序をテレビジ

ョン走査と同様の順序に変換するために設けられており、セレクタ80の出力端子81には、テレビジョン走査の順序の復元データが得られる。
d. しまい傾決定回路

第6図は、しきい値決定回路104の一例の構成を示す。第6図において、110で示す人力始子に、サブサンプリングエンコーダ102からの予測誤差 ϵ が供給される。予測誤差 ϵ は、8ビットの場合には、(0~255)までの値をとりうる。

この予測課差 e が選択回路 1 1 1 を介して度数メモリ 1 1 2 にアドレス信号として供給される。また、入力結子 1 1 3 からのサンプリングクロックが選択回路 1 1 4 を介して度数メモリ 1 1 2 に対して、客き込み/扱み出し(R/W)信号として供給される。度数メモリ 1 1 2 は、この R/W 信号により、リードモディファイドライト動作(同一アドレスに関して、読み出し動作の直後に書き込み動作を行う動作)を行う。

度数メモリ112には、選択回路116を介さ

れたデータが入力される。選択回路116には、 加算回路117の出力信号とゼロのデータとが供 給される。加算回路117には、+1発生回路1 18の出力信号と度数メモリ112の読み出し信 号とが供給されている。

度数メモリ112は、その内容が全てゼロの初期状態とされており、予測誤差をがアドレスとして供給されると、そのアドレスのデータ(初期状態では、ゼロ)が読み出されて、加算回路117に供給され、加算回路117の出力信号(+1)が度数メモリ112に書き込まれる。1フィールドの期間にわたって、予測誤差をが供給されると、度数メモリの各アドレスには、(0~255)の中に含まれる予測誤差をの各々の値の発生度数に対応するデータが格納される。

この度数メモリ112に格納されている度数集計 表を使用して、しさい値下日が決定される。このしさい値決定動作は、例えば垂直ブランキング 期間内に実行される。しきい値決定動作時には、 選択回路111により、カウンタ119の出力信

特開昭64~22185(8)

号が選択される。カウンタ119は、入力端子1 15からのクロック信号により、0から255に インクリメントするアドレスを発生する。

また、選択国路114により、端子115からのクロック信号が選択される。これらのアドレス及びクロック信号により、度数メモリ112に格納されている予測誤差 e の各々の度数が読み出されて、この度数が積算回路120に供給される。これと共に、選択回路116がゼロのデータを選択し、度数メモリ112には、ゼロデータの書き込みがなされ、次のフィールドの処理のための初期化がなされる。

程算回路120は、予測級変をが0のものから255に向かって度数を積算する。この程算回路120の出力信号は、間引き数を示している。程算回路120の出力信号が比較回路121に供給される。比較回路121には、目標とするレートと対応する要求間引き数が供給されており、程算回路120の出力信号とこの要求間引き数が比較される。検算回路120の出力信号が要求間引き

数以上となると、比較回路 L 2 l からラッチパルスが発生する。

カウンタ119の0から255に向かってインクリメントする出力信号がラッチ122に供給され、比較回路121からのラッチバルスによりラッチされる。このラッチ122からのしきい値THが出力端子123に取り出される。

尚、予測終整 0 の度数には、基本画素も含まれているので、この分を考慮して、要求問引き数の値が設定される。

e. 変形例

この発明は、他の高能率符号と組み合わせて使用する場合にも適用できる。本棚出願人は、画面を多数のブロックに分割し、ブロック毎にダインジを求め、このダイナミックレンジを求め、このダイナミックレンジをで定まる個数の領域ならから、最小値除去後の画素データが属するの質がないといる。このADRCとこの発明を組み合

わせても良い。

また、この発明における朝御データをランレン ・グス符号化によって符号化しても良い。

(発明の効果)

この発明に依れば、処理単位で発生情報量を一定にすることができ、例えばディジタルVTRにこの発明を適用して効果的である。また、この発明では、大容量のバッファメモリを必要としないので、回路規模を小さくできる。

更に、この発明では、可変密度サブサンプリングの持つ下記のような利点を有する。可変密度サブサンプは、ブロック単位でサブサングは、ブロック単位でサブリングのパターンを切替える方式と異なり、ブロック単位で復元画素の劣化が目立つことを防止でで表して、画像の特徴に対して適応性が非常に良好がされ、復元画像を良となりできる。更に、実時間処理が可能で、動画像の発電に好通なものである。より更に、エラーが伝播することが少い。

4. 図面の簡単な説明


第1図はこの発明の一実施例の全体の構成を示すプロック図、第2図はサブサンプリングエンコーダの構成を示すプロック図、第3図はこの発明の一実施例のサンプリングパターンの設明に用いる略線図、第4図はサブサンプリングデコーダのプロック図、第5図はサブサンプリングデコーダに設けられる補間回路の具体的構成の一例を示すプロック図、第6図はしきい値決定回路の一例のプロック図である。


図面における主要な符号の説明

101:人力端子、2~5:ライン遅延回路、6 ~17:サンプル遅延回路、18、19:セレクタ、23:減算回路、25:比較回路、27:ゲート回路、28、29:出力端子、102.10 5:サブサンプリングエンコーダ、112:皮数メモリ。


代理人 弁理士 杉 浦 正 知

特開昭64-22185(9)





狩開昭64-22185 (10)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY